ANSWER 1 OF 1 JAPIO COPYRIGHT 1998 JPO and Japio L1 88-300526 JAPIO AN MANUFACTURE OF SEMICONDUCTOR DEVICE TI KAYAMA SHIGEKI SONY CORP, JP (CO 000218)

JP 63300526 A 19881207 Showa

JP 87-136822 (JP62136822 Showa) 19870529 (CO 000218) PA PI V ΑI PATENT ABSTRACTS OF JAPAN, Unexamined Applications, Section: E, SO Sect. No. 737, Vol. 13, No. 136, P. 123 (19890405) ICM (4) HOLLO21-76 ICS (4) HOLLO21-94 IC 42.2 ELECTRON - Solid state component
R129 ELECTRONIC MATERIAL - Super LSI (GSI)
PURPOSE: To eliminate the etching of a substrate and to prevent the characteristics of a semiconductor device from being deteriorated by relatively increasing the etching selection ratio of a second semiconductor oxide film to a first anti-oxide film to form a semiconductor layer between a first semiconductor oxide film and the first anti-oxide film on the substrate. CONSTITUTION: A thin first semiconductor oxide film 2, a constitution: A thin first semiconductor oxide film 2, a semiconductor layer 3, a first anti-oxide film 4 and a second semiconductor oxide film 5 are sequentially formed on a silicon substrate 1. A resist 12 is selectively formed thereon, the films 5, 4 are selectively etched by RIE in such a manner that the film 4 is effectively removed slightly by overetching. With the film 5 as a mask P-type impurity is ion implanted through the lawer 3 and the mask P-type impurity is ion implanted through the layer 3 and the film 2 into the substrate 1. Then, an etching remainder 9 is formed on a sidewall 8 by anisotropically etching by RIE the film 6 formed on its whole surface, and with the film 4 and the remainder 9 as masks the substrate 1 is selectively thermally etched to form a field SiO2 film 10.

720693

JAPAN 1526

砂日本国特许疗(JP)

①特許出願公開

◎公開特許公報(A)

昭63-300526

Fint Cl. H 01 L 21/76 21/94 協別記号

厅内莫理董号

④公開 昭和63年(1988)12月7日

M-7131-5F 6708-5F

審査請求 未請求 発明の数 1 (全6頁)

半導体装置の製造方法 49の名称

⊕特 野 毫之-135822

母出 夏 亳岛(1987)5月29日

母兒 明 者

加 山 茂 田 東京都品川区北島川6丁目7番35号 ソニー株式会社内

ソニー株式会社 東京部品川区北島川6丁目7番35号

近出 即 人 弁理士 高 月 字 3代 理 人

平原体質質の質定方法

特許請求の範囲

年課件基礎上に第1の半導体観化数を超线する

近平原体数化膜上に単導体層を形成する工程と、 33年等体層上に第1の耐酸化酸を形成する工程

被耐酸化酸上に3、2の半導体酸化度を含成する 工程と、

技第2の卓革体験化数と上記計量化数を選択的 にエッチングは去する工程と、

上記第2の半導体酸化酸をマスクにして上記率 軍体器板に不能物を選入する工程と、

全面に第2の製剤化額を形成する工程と、 故事 2 の耐酸化部を試方性エッチングして省盟 部分にエッチング残りを形成する工程と、

上記訳での半導体酸化膿を放去する工程と、

上記引程化既をマスクにして上記基板を選択的 ご使化する工程を留えたで具体装置の製造方法。


3 免明の詳細な説明


(産業上の利用分野)

本発明は半導体装置の製造方法に関する。本発 明は、例えばTLSIなどの煮子分離福城を形成する 独に好通に用いることができる。

(元明の表更)

本発明は、中華体益級上に係るの半導体的化数、 半退休用、第1の耐酸化質および第2の半退休段 化数を収次形成し、該第2の半系体酸化数と上記 耐酸化数を選択的にエッチング破去し、上亿第 2 の平導体線化験をマスクにして上記率導体基板に 不认例を導入し、全国に第2の耐酸化酸を形成し、 被軍2の耐酸化競を異方性エッチングして側盤部 分にエッテング残りを形成し、上記第2の半導体 酸化調を改去し、上記副酸化膜をマスクにして上 記器板を選択的に酸化する方法により、半導体値





羽爾昭63-300526(2)

置において政策かつ点好な特性を増えた電子分類 領域の形成を可能ならしめたものである。

(従来の技術)

世来の半導体協会の製造方法、例えば手導体協 型の電子分離接続の形成方法には従来から行われ ている LOCOS法などがあるが、パーズビックの免 住により常子分類領域の基準化が容易でない。

第2回は収束の半単体設置の製造方法を示す率 連体版価図で、その以はシリコンナイトライドが 吸口の原面型、のはサイドウォール形成時の範囲 図であるが、四回以に示す如く、ショコン基値21 上に310。限22、51a2。限23(投送の場合にはさらに310。限24)を埋決地径でせた後、至子全局を形成する領域の31a1。限23を(後近の場合は318。股24と共に)選択的に除去して行う遺末の LOC65法の工権の間にシリコン・ディトライド (Siata)を全国にCTO して具方性エッテングする工程を入れることによって、第2回時の如く、回想25の観要21部分にサイド・ウオール25、を形成し、バーズ

分属領域を形成する道状態化時にショコン多級21 とサイドウオール(Sign) 26 とによってストンスがかかり、結晶欠陥が生じることがあるという 問題がある。

さらに、累不分類領域を影成する場合、一般に 数子分類領域下の小規制機度を理論させるためチャネル・ストップ・イオンの住人が行われるが、 イオン住人の加速な匠が大きいとイオンが選択数 化マスク(例えばSi:18。)を突身抜けて電子形成領域に達し、デバイス特性を実施させるという問題がある。そこで第2回回に示す如(、Si:18。数23 上にSi0:1724などを形成して電子形成領域上の設定を増加させることも考えられる。しかし従来の 10COS 法にこれを選用しようとすると、Si:18。数 21とSi0:1824のBIE によるエッチングの選択近が 小さく、その下のSi0:1数22と共にエッチングの選択 取近において同質であるためエッチングによる加 工性が悪いという問題がある。

本発明は、上記問題点に進みて創作されたもので、本発明の目的は、上記した従来の国政方法に

ピークの発生を抑制して君子分離領域の放埓化を 図ることが行われている。

(見明が解決しようとする問題点)

上記のように LOCOS性にクリコン・ナイトライド(SlaMa) などでナイド・ウオール26 を形成して宏子分離環域を形成する民衆の方法によると、環2 図例の血く、クリコン・ナイトライド(SlaMa)をCVD した仏、EIE などで全世エッチングする限にSIOの間の選択比がとりにくいためシリコン基度はまでエッチングされて基板が露出する可能性がある。このように215 によって広板21を運性叩くと、基板にダメーツを与えて、デバイス特性が劣化するおそれがある。

また部級が貸出すると、電子分類領域を形成する る選択数化時にパーズピークが大きく人を可能性 があり間駄である。

また第2回Mに示す如く、シリコン・ナイトライド(SI'sHe) のテイド・ウオール26 下の矢印人で示す510。限22の数厚が減少しているため、素子

よる業子分類領域の形成から生ずる問題点を解決 することが可能な事業体質器の製造方法を提供することにある。

(四乙点を解決するための手段)

上記問題点を解検するため本発明は、単導体基 版上に第1の単導体数化版を形成する工程と、は 年期体数化版上に単導体層を形成する工程と、性 単原体層上に第1の耐酸化版を形成する工程と、 は研数化版上に第2の単導体数化版を形成する工程と、 は研数化版上に第2の単導体数化版を形成的 は第2の半導体数化版と上記明数化版 にエッチング酸去する工程と、上記第2の半 導体数化成とでスクにして上記単導体数になる形成する工程と、全面開致化版を形成で 次する工程と、位面対数化版を形成する工程と、上記第2の単導体数化版を形成する工程と、上記第2の単導体数で表する工程と、上記第2の半導体数化数を始去する工程と、上記解をでスクにして上記描版を選供的に 数化する工程とを構える方法をとる。

以下、本発明の半線体装置の製造方法を本発明

547 L

を判示する語!図以触知論は「いなそ参照して益功 **† 4.**

本見明の単導体装置の製造方法は、太子分無規 城の形成にかかる LOCG1弦を改身した本職と民一 の出職人が出頭したPPL佐(Pely Fad Leces住。 特職組59~13630引をもとにさらに改良したもので

本見明の平等体験理の製造方法は、第1回公に 示す如く、例えばり型シリコンなどの半導体基板 1上に第1の中部体盤化験(例えばSIO。)2を形 成し、数学部体験化験を上に学場体型(例えばボ リンリコン) 3を超成し、旗車等体層3上に第1 の耐酸化酸(例えばS1affa)4 老形成し、旅船級化 讃4上に第2の半耳体値化讃(例えば510。) 5.モ 形成し、その上にレジストはを選択的に形成する。 据 1 図的に示す強く、 建筑 2 0 平電体酸化酸 5 と上記集1の財政化製 4 会選択的に利用などでエ ッテング社会し、上記第2の幸福保証化験5をマ

点点・で乗す)。 次に第1回印に示す如く、は歯に第2の射敏化 旗(例えば31 記)、5 を形成し、第1 図60に示す知 く、这集2の躬肢化数6にBIB などの男方性エッ チングを行って観覚部分8にエッチング残りりを

どを使ってイオン让人する (関中の住人不見句を

形成する。これは第2の耐效化額6のエッチング がエッチング方向から等速度で行われるため、数 厚が大である何登部分にエッチング共り(サイド ウォールとも称される)が生じることによる。

第1四回に示す如く、上記記まの半導体故化設 6をフッ酸系の熔板などで吐去する。

○ 第1回(のに示す如く、上記第1の耐酸化現しお よびエッチング残り3をマスクにして上紀巻版! を選択的に熱放化を行うことによって単雄体基値 1 に510.数10(フィールド510.数とも称される) が形成される。

そして第1回句に示す如く、第1の半導体故化 級、宇承休用 3、 第1の耐酸化酶 4 およびエッチ ング残り3を過宝で手段で除去して(例えば故化

してエッチング放安したり、ファ政将板、リン紋 溶液などを使う)菓子分離領域を影成する。

スタにして上記中幕体器板 1 中に不英物(例えば

ホウ素B) 7をイオン・インプランテーションな

なお半導体器製 1 中に住入された不装物 7 は。 然故化の際に電気的に抵性化されると共に忍さ方 食にも拡散されるので、SIO。数IOの下方にボロン イオンを使った場合で、草のチャネル・ストッパ 11が形成される。.

第1の半写体館化製2の販原は、ほぐ形成する ことによってパーズピークの発生そ少なく抑える ことができる。例えば50人程度のほごに好ましく 形成することができる。

第2の半導体観化膜5の状質は、遠沢酸化育に 第1の耐酸化酸 4 との関係でエッテングの選択比 がとれるもので、かつイオン住人の無のマスクと なるものが望ましい。

平高体層3は、第2の平準体盤化膜5と第1の 副盤化験 4 を選択的にエッチング除虫する際に選 訳比がとれるストッパーの位割をはたすものが望 ましい。例えばポリシリコンなどを好ましく用い ることができる。

(作用)

上記したように、本発明は、半線体器板上の気 1の半等件数化数と、第1の制酸化数との間に半 単体層を形成するため、第2の半導体放化酸と第 』の耐酸化酸を透択的にエッテング改去する工程 においてエッチングの選択比を比較的大きくとる ことができ、このため、半導体基板までエッチン グして、茶板を叩くことがなくなりデバイスの特 性が劣化することを防止することができる。

また第2の単葛体酸化酸をマスクとして上記半 球体基板に不統例を選択的に暴入することができ るため、所質の位置に確実に不純物が導入でき、 所望のデバイス特性を得ることができる。

また全面に第2の耐酸化酸を形成し、以第2の 耐酸化既を努方性エッチングして概要部分にエッ チング扱りを形成することにより、例えば第1回 付に示す電子分配領域の領甲がフォトリソグラフ ィの被長による展界の幅であっても、第1回頃に 示す如く、エッチング残り9(1つの幅をサーと する)を形成することによってさらに内側に形成

-11t-





する常子分間領域の幅をW * x をの幅だけ扱める ことができるだめ、半導体温度の振見化を高める ことができる。

(実施例)

以下、本見明の半退体は正の製造方法の一貫施 例を第1四を参照しなから評価に製明する。なお 当然のことであるが、以下の実施例は本発明の一 例を示すもので、本見男はこの例にのみ風定され

第1四回~四は本文佐州の平電体製造の製造工 復を示す感風風である。

木文権制では、第1回回に示す知ら、平導作品 級1に9型のシリコン基板を用い、直板表面を無 放化して数度50人の極めて薄い第1の半導体機化 既(ここでは516.数) 2 を形成し、さらに第10 半導体酸化額で上にそれぞれCVB によって観度506 人の平軍体艦(ここではボリシリユン) 3 および 数月1600人の第1の耐酸化数(ここでは51歳4。)4 そ形成し、協会性化験 4 上に祭2の半路外数化数

第1図印に示す如く、上記第1の配数化数4お よびエッチング残り9モマスクにして上記基板1 を選択的に無敵化を行うことによって平耳体落板 1 に510e蹴10(フィールド510e繋とも存される)

が形成される。

そして第1回回に示す如く、第1の半導体酸化 脱はファ旋接後でウエットエッチングし、落1の 耐酸化器 4 およびエッチング残り 9 はリン放溶液 でウエッキエッチングし、辛退体層をは酸化して エッチングすることによって社会して電子分離領 域を形成する。

本実施例の方法によって得られる需子分離領域 は、エッテングの選択比のほれる原構成とするこ とによって、器板をエッチングで叩くことがなく なり、安定したデバイスの特性が得られ、半導体 然級に不執動を確実に所型の位置に導入すること ができるため、所望のデバイス特性を得ることが でき、さらに黒子分種領域の幅の数据化によって 半導体装置の重要化を高めることができる。

(なこでは510.) 5 を例えば500 人を形成する。 そして半退休酸化酸 5 上にレジスト12を選択的に 形成する。

第1回回に派す如く、は第2の半導作酸化数5 と上記第1の耐酸化器4を透訳的にRIT によりエ ッチング放出する。この場合第1の耐效化額 4 は オーパーエッチング気味に特実に放去する。そし て、上記罰2の半導体酸化数5をマスクにして上 紀半昇体基紙1中に9型の不純物として、例えば キク素 (B) 7モイオン住人伍モ用いて、半退休 題3および第1の半導体酸化酸2を介して半導体 益板1中にイオン住入する(図中の住人不能物を 黒点・で果す)。

次に第1回时に示す如く、全国に第2の財政化 数(ここでは51-2。)6 を形成し、気 1 図 40 に 示す 如く、本語2の耐酸化酸6に乳5 の異方性エッチ ングを行い、 偏望部分 8 にエッテング残り 9 モボ 成する。

次に第1個研に示す如く、上記第2の中華体数 化図6モフッ数溶液で放去する。

(発明の効果)

上村したように、本発明の半導体装置の製造方 法を用いることによって、安定かつ所望のデバイ ス特性が得られ、電子分離領域の幅を数略化する ことによって、早早休袋袋の集積化を高めること が可なとなった。

4. 図面の無単な説明

第1回ロー領は本実施例の半導体装置の製造工 冠を示す戦団団である。 第2回は従来の半路体数 置の製造方法を示す半導体新聞図、その似はシリ コンナイトライド形成時の群面図。叫はテイドウ オール形成時の頭面図である。


1....平温体基板、2....第1の半導体 放化数、3・・・・半導体器。4・・・・第1の耐酸 化魏、5……第2の半導体酸化数、6……据2 の耐酸化粧、1・・・・・不被物。8・・・・・概型、 gぃぃエッチング残り。

ソニー株式会社 44、西、出、鹿、人。 四月 月 代理人并理士











表安地引 《手母体集器《张近元科》元才创版图

第1四






化条 《牛馬内松雪》 繁煌于这 8 年7 千馬 体 新夏园

第 2 両

-114-








a 实验研 n 4 8 15 在 2 n 生理 z 线 2 f 1 f m 西面

1 M



a 食物 (利) A F 等 G 任 看 A 型 但 工 特 E 不 T M 看 图

51 E







[Translation]

(19) Japan Patent Office (JP)

(12) Patent Release (A)

(11) Patent Application Release

Sho.63(1988)-300526

(43) Release Date: Dec. 7, 1988

(51) Int.Cl4 21/76 H 01 L 21/94

Identification No.

Agency Control No. M-7131-5F 6708-5F

Examination Request: Not yet requested Items in Application: 1 (Total 6 pages)

(54) Name of Invention: Method of Fabricating Semiconductor Device

(21) Patent Application: Sho.62(1987)-136822

May 29, 1987 (22) Application Date:

Shigeki Kayama (72) Inventor:

c/o Sony Corporation

7-35 Kita-Shinagawa 6-chome Shinagawa-ku, Tokyo [Japan]

(71) Applicant:

Sony Corporation

7-35 Kita-Shinagawa 6-chome Shinagawa-ku, Tokyo [Japan]

(74) Agent:

Susumu Takatsuki, Patent Attorney

Specifications

Method of Fabricating Semiconductor Name of Invention: Device

2. Scope of Patent Application: A method of fabricating a semiconductor device prepared by --

.. a process to form a first semiconductor oxide film on a semiconductor substrate,

.. a process to form a semiconductor layer on the said semiconductor oxide film, and a process to form a first oxide-proof film on the said semiconductor layer,

.. A process to form a second semiconductor oxide film on the said oxidation-proof film,

.. A process to remove by selective etching the said second semiconductor oxide film and above oxide-proof film,

.. A process using the above second semiconductor oxide film as a mask in injecting impurities into the above semiconductor substrate,

.. A process to form a second oxide-proof film over the

.. A process to do anisotropic etching of the said second entire surface, oxide-proof film to form an etching residue of the side

.. A process to remove the above second semiconductor oxide film, and

.. A process to selectively oxidize the above substrate with the above oxide-proof film as a mask.

Detailed Explanation of Invention

Field for Commercial Utilization: This invention bears on a method of fabricating a semiconductor device, and can be effectively used in forming element-separation regions, for instance, of VLSIs, etc.

Outline of Invention: This invention is one making it possible to form an element-separation region with good traits in a semiconductor device by methods that

.. sequentially form a first semiconductor oxide tilm on a semiconductor substrate, a first oxide-proof film and a second semiconductor oxide film,

.. remove the said second semiconductor oxide film and above oxide-proof film by selective etching,

.. use the above second semiconductor oxide film as a mask in injecting an impurity into the semiconductor substrate,

.. form a second oxide-proof film over the entire surface, .. do anisotropic etching of the said second oxide-proof

film and form etching residue on the side walls,

.. remove the above second semiconductor oxide film, and .. selectively oxidize the above substrate with the above oxide-proof film as a mask.

Usual Technology

As usual methods for fabricating semiconductor devices, there are those made by LOCOS, etc., ehich have been done, for example, to fabricate element-separation regions of semiconductor devices; but [two words unclear] of elementseparation regions is not easy due to bird's beaks being ormed.

בב טט גגוגייוך

Figure 2 is a cross-sectional diagram of a semiconductor showing the usual method of fabricating a semiconductor device. Fig. 2(a) is such a diagram showing the forming of a nitride film, and (b) shows the forming of a side wall. As shown in Figure 2(a), silicon dioxide film 22 and silicon nitride film 23 (and silicon dioxide film 24, too, in cases described later) are formed sequentially on silicon substrate 21. Then, with ordinary LOCOS method processing, silicon nitride film 23 made for element separation is selectively removed (along with silicon nitride film 24 in cases described later). Next, after doing CVD on the whole surface, one proceeds with the process of anisotropic etching of the silicon nitride. As shown in Fig.2(b), one suppresses bird's beak formation by making side wall 25' on side area 27 of depression 25 [Sic. Figure shows 26 as key number Translator] to make the element-separation for depression. region oxide proof.

Problems the Invention Seeks to Resolve

As noted above, with the usual method for forming elementseparation regions by making side walls 26' of material such
as silicon nitride with the LOCOS method, it is possible,
after CVD of the silicon nitride as in Figure 2b, to expose
the substrate by etching the entire surface by RIE, etc., as
that as silicon substrate 21 because its selective ratio with
far as silicon dioxide film 2 is hard to secure. When substrate 21
silicon dioxide film 2 is hard to secure may be damaged
and the device's traits may be degraded.

Also, when the substrate is exposed, there is a problem with bird's beaks greatly intruding during selective oxidation to form the element-separation region.

Again, as shown in Figure 2(b), since silicon dioxide film 22's thickness decreases (see arrow in figure) under the side wall of silicon nitride, the element-separation region formed by selective oxidation is stressed by silicon nitride side wall 26', creating the problem of crystal defects arising.

Furthermore, when forming an element-separating region, the implanting of channel-stop ions to increase impurity density generally under the element-separation region will go forward. Yet, if the acceleration voltage of ion implantation is large, ions will penetrate the selective oxidizing mask

(e.g., $\mathrm{Si_3N_4}$) and reach the element-forming region, raising the problem of the device's traits changing. So, as shown in Figure 2(a), consideration is even given to forming silicon oxide film 24 or the like on silicon nitride film 23 to increase film thickness on the element-separation region. Yet, when one tries to apply this to the usual LOCOS method, the selective ratio of silicon nitride film 23 and silicon dioxide film 24 is small in etching by RIE, and the problem arises of poor workability from the etching due to their homogeneity.

This invention was worked out with the above problems in mind. Its aim is to provide a method for fabricating a semiconductor device capable of resolving the problems arising from forming the element-separation region by the usual fabricating methods.

Means to Resolve Problems This invention for resolving the above-noted problems adopts the approach of using

- . a process to form a first semiconductor oxide film on a semiconductor substrate,
- . a process to form a semiconductor layer on the said semiconductor oxide film, and a process to form a first oxide-proof film on the said semiconductor layer,
- a process to form a second semiconductor oxide film on the said oxide-proof film,
- . a process to remove by selective etching the said second semiconductor oxide film and above oxide-proof film,
- . a process using the above second semiconductor oxide film as a mask in injecting impurities into the above semiconductor substrate,
- . a process to form a second oxide-proof film over the entire surface,
- . a process to do anisotropic etching of the said second oxide-proof film to form an etched residue on the side area,
- . a process to remove the above second semiconductor oxide film, and
- . a process to selectively oxidize the above substrate with the above oxide-proof film as a mask.

Below, we will explain this invention's method of fabricating a semiconductor device, referring to Figures $l(a) \sim (g)$ that illustrate this invention.

This invention's method of fabricating a semiconductor device is one that further improves on the PPL method (Poly Pad Locos method, Patent Release Sho.59-196308) that this same applicant has applied for, improving on the LOCOS method for forming an element-separation region.

This invention's method of fabricating the semiconductor device—shown in Figure 1(a)—forms a semiconductive oxide film 2 (e.g., silicon dioxide) on a semiconductor substrate 1 such as p-type silicon, forms semiconductive film 3 (e.g., polysilicon) on said semiconductive oxide film 2, forms oxide—proof film 4 (e.g., silicon nitride) on said semiconductive film 3, forms second semiconductive oxide film 5 (e.g., silicon dioxide) on said oxide—proof film 4 and selectively forms resist 12 on top of that.

As shown in Figure 1(b), said second semiconductive oxide film 5 and above first oxide-proof film 4 are selectively etched away, such as by RIE; and, with the above second semiconductive oxide film 5 as a mask, an impurity 7 (e.g., boron B) is implanted in the above semiconductor substrate 1 by ion implantation, etc. (The impurity in the figure is shown by dots.

Next, as shown in Figure 1(c) second oxide-proof film 6 (e.g., silicon nitride) is formed on [word unclear] and, as shown in Figure 1(d), said second oxide-proof film 6 is etched anisotropically, such as by RIE, to form etching residue 9 on sidewall area 8. As the etching of second oxide-proof film 6 is done at an equal rate from an etching direction, this produces a thick side area of etching residue (also called a side wall).

As shown in Figure 1(e), first oxide-proof film 6 is removed by a fluoric acid solution.

As shown in Figure 1(f), above first oxide-proof film 4 and etching residue 9 are used as a mask in selectively thermo-oxidizing above substrate 1 to form silicon dioxide film 10 (also called field SiO_2 film) on semiconductor substrate 1.

Then, as shown in Figure 1(g), first semiconductive oxide film, semiconductive layer 3, first oxide-proof film 4 and etching residue 9 are removed by any convenient means (e.g., oxidizing and etching away, using fluoric acid or phosphoric acid solutions) to form the element-separation region.

Also, since impurity 7 implanted in semiconductor substrate 1 is electrically activated during oxidation and diffused more deeply, p⁺-type channel stopper 11 using boron ions is formed under silicon dioxide film 10.

The thickness of first semiconductive oxide film 2 can at least restrain the generation of a bird's beak by being

formed deeply. For instance, it is best for it to be formed to some 50Å depth.

The quality of second semiconductive oxide film 5 should be such that, before selective oxidation, its etching selective ratio will hold in relation to first oxide-proof film 4 so that it can serve as a mask for ion-implantation.

Semiconductive layer 3 should be something that will serve as a stopper such that its selective ratio will hold during selective etching removal of second semiconductive oxide film 5 and first oxide-proof film 4. For instance, it is desirable to use polysilicon or the like.

Effects

As above, because this invention forms a semiconductive layer between the first semiconductive oxide film on the semiconductor substrate and the second semiconductive oxide film, the selective ratio for etching can be relatively high in the process that selectively etches away the second semiconductive oxide film and first oxide-proof film. Due to that, etching as far as the semiconductor substrate does not damage the substrate. So, one can prevent degradation of the device's traits.

Again, because one can use the second semiconductive oxide film as a mask and selectively implant an impurity in the above semiconductor substrate, one can reliably implant the impurity to a prescribed value and get the device traits that are called for.

Also, by forming the second oxide-proof film on the whole surface and doing anisotropic etching of this film to form etching residue on the sidewall area, one forms etching residue 9 (one width -- W') as shown in Figure 1(d), even though the width W of the element-separation region shown in Figure 1(b) is the limit of photolithography's wave length. Thereby, one can hold the width of the element-separation region formed on the inner side to just W' × 2, so that the semiconductor's integration can be increased.

Application Example

Below, we will explain an example of applying this invention's method of fabricating a semiconductor device, while referring to Figure 1. Of course, this illustrates just one example of this invention; and the invention is not limited to this one example.

7

Figures $1(a)\sim(g)$ are cross-sectional diagrams showing the fabrication process for the semiconductor device of this application example.

As shown in Figure 1(a), in this application example, using a p-type silicon substrate for semiconductor substrate 1, one thermo-oxidizes the substrate surface to form extremely thin 50Å first semiconductive oxide film 2 (here SiO₂ film). one then uses CVD to form, respectively, 500Å semiconductive layer 3 (here silicon nitride) on first semiconductive oxide film 2 and 1000Å first oxide-proof film 4 (here silicon nitride); and one forms on said oxide-proof film 4 the second semiconductive oxide film 5 (here silicon dioxide), making it 500Å thick, for instance. Then we selectively form resist 12 on semiconductive oxide film 5.

As shown in Figure 1(b), we use etching by RIE to selectively remove said second semiconductive oxide film 5 and the above first oxide-proof film 4. In this case, first oxide-proof film 4 is even somewhat over-etched to remove it cleanly. Then, making above second semiconductive film 5 a mask, we inject a p-type impurity, such as boron (B) 7 by ion-implanting in above semiconductor substrate 1 through semiconductive film 3 and first semiconductive oxide film 2. (In the figure the impurity is shown as dots.)

Next, as in Figure 1(c), we form second oxide-proof film 6 (here silicon nitride). We do anisotropic etching of said second oxide-proof film 6 by RIE to form etching residue 9 on side area 8.

Then, as in Figure 1(e), we use a fluoric acid solution to remove the above second semiconductive film 6 .

As shown in Figure 1(f), by selectively thermo-oxidizing above substrate 1 with first oxide-proof film 4 and etching residue 9 as a mask one forms silicon dioxide film 10 on semiconductor substrate 1.

Next, as shown in Figure 1(g), one wet-etches the first semiconductive oxide film with a fluoric-acid solution, wet-etches first oxide-proof film 4 and etching residue 9 in a phosphoric acid solution, so that semiconductive layer 3 is oxidized and removed to form the element-separation region.

The element-separation region yielded by the mothod of this application example is given a layered structure with a superior etching selective ratio so that there is no etching

damage to the substrate and stable device traits are obtained. Also, because the impurity is implanted reliably in prescribed locations on the semiconductor substrate, one can get the desired device traits and also increase the semiconductor device's integration by narrowing the width of the element-separation layer.

Effects of Invention

As noted above, by using this invention's method of fabricating a semiconductor device, one gets device traits that are stable and as desired. Also, making the element-separation region quite small makes it possible to increase the integration of the semiconductor device.

Simple Explanation of Figures

Figure 1 is a cross-sectional diagram showing the fabrication processes of this application example's semiconductor device.

Figure 2 is a cross-sectional diagram showing the method of fabricating the usual semiconductor device. Its (a) figure is a cross section when forming the silicon nitride, and its (b) figure is a cross section when its side wall is formed.

- 1 ... Semiconductor substrate
- 2 ... First semiconductive oxide film
- 3 ... Semiconductor layer
- 4 ... First oxide-proof film
- 5 ... Second semiconductive oxide film
- 6 ... Second oxide-proof film
- 7 ... Impurity
- 8 ... Side wall
- 9 ... Etching residue

Patent applicant: Sony Corporation

Agent: Susumu Takatsuki, Patent attorney

[Key numbers for Fig. 2, not listed by author]

- 21 ... Silicon substrate
- 22 ... Silicon dixoide film
- 23 ... Silicon nitride film
- 24 ... Silicon dioxide film
- 25 ... Side wall
- 26 ... Depression
- 27 ... Side area